2. Поэтапный ход занятия с прямой речью преподавателя
Этап 1. Вводный этап и проблематизация (5 мин / 5 мин)
80 мин: 00:00–00:05 | 60 мин: 00:00–00:05
Преподаватель: «Здравствуйте, студенты! Занимайте свои рабочие места. Дежурные, кто сегодня отсутствует?
На предыдущих занятиях мы подробно изучили микроархитектуру центральных процессоров: конвейеры, суперскалярность, законы Мура и кэш-память. Мы знаем, что процессор выполняет микрооперации за доли наносекунды. Но представьте жизненную ситуацию: энтузиаст собирает мощный ПК, покупает дорогой процессор и покупает четыре самые дорогие планки памяти DDR5 с частотой 7200 МГц. Он устанавливает их во все четыре слота материнской платы, нажимает кнопку питания... и система либо не запускается вовсе, либо материнская плата автоматически сбрасывает частоту до скромных 4400 МГц! Почему так произошло? В чем ошибся сборщик?»
Студент (вариант ответа): «Может быть, материнская плата бракованная или процессор не поддерживает такую частоту?»
Преподаватель: «Нет, все компоненты исправны. Проблема в том, что сборщик не учел физическую разводку дорожек материнской платы — топологию Daisy Chain — и электрическую емкостную нагрузку на встроенный контроллер памяти IMC! Сегодня на практическом занятии мы научимся проектировать подсистему памяти как квалифицированные инженеры. Наша цель — уметь подбирать оперативную и постоянную память под конкретную платформу, рассчитывать реальную пропускную способность и гарантировать 100% аппаратную совместимость».
Этап 2. Инструктаж и разбор архитектурных узлов (10 мин / 7 мин)
80 мин: 00:05–00:15 | 60 мин: 00:05–00:12
Преподаватель: «Обратите внимание на проектор (слайды 2–9 презентации). Выделим четыре фундаментальных принципа, на которых строится проектирование подсистемы памяти:
1. Архитектура DDR5 против DDR4: В DDR4 планка представляет собой один 64-битный канал данных. В DDR5 каждый физический модуль разбит на два независимых 32-битных субканала (слайд 3). Это позволяет контроллеру процессора параллельно обслуживать запросы разных ядер. А удвоенная длина пакета (Burst Length 16) позволяет за одно обращение считать ровно 64 байта — размер одной кэш-линии процессора!
2. Миф об On-Die ECC: В чипах DDR5 действительно есть встроенный On-Die ECC. Но он исправляет ошибки только внутри кристалла кремния из-за утечки микроскопических зарядов. Шина передачи данных между модулем и процессором остается незащищенной! Для серверов и баз данных требуется полноценная память True ECC с 80-битной шиной и отдельными чипами коррекции ошибок.
3. Ранги (1R vs 2R) и топология слотов: Двухранговая память (2R) дает прирост скорости за счет чередования (Rank Interleaving), но вдвое сильнее нагружает шину. Более 90% материнских плат имеют шлейфовую разводку Daisy Chain. На такой плате дорожки идут от процессора сначала к первому слоту, а затем ко второму. Поэтому два модуля памяти критически важно ставить строго во второй и четвертый слоты — A2 и B2! Если поставить память в A1 и B1, висящие пустые отрезки проводников превратятся в антенны и вызовут паразитные отражения сигнала.
4. Накопители NVMe SSD: Скорость PCIe 3.0 составляет до 3500 МБ/с, PCIe 4.0 — до 7400 МБ/с, а PCIe 5.0 достигает 14 000 МБ/с. Но помните о тепловом парадоксе: чипы NAND-памяти любят умеренное тепло (40–60°C), а вот контроллер SSD перегревается выше 70°C и троттлит, поэтому ему жизненно необходим металлический радиатор!»
Этап 3. Демонстрационный расчет ПСП и латентности (5 мин / 5 мин)
80 мин: 00:15–00:20 | 60 мин: 00:12–00:17
Преподаватель: «Разберем две формулы, которые понадобятся вам в практической работе (слайд 10):
1. Теоретическая пропускная способность подсистемы памяти (ПСП):
$$\text{ПСП (ГБ/с)} = \text{Data Rate (MT/s)} \times \text{байт за такт} \div 1000$$
Для двухканального режима (Dual Channel) суммарная ширина шины равна 128 бит, то есть 16 байт.
Для комплекта DDR4-3200 получаем: $3200 \times 16 \text{ байт} = 51\,200 \text{ МБ/с} = \mathbf{51.2\text{ ГБ/с}}$.
Для комплекта DDR5-6000: $6000 \times 16 \text{ байт} = 96\,000 \text{ МБ/с} = \mathbf{96.0\text{ ГБ/с}}$!
2. Истинная наносекундная задержка (CAS Latency в нс):
$$t_{\text{latency (ns)}} = \frac{CL \times 2000}{\text{Data Rate (MT/s)}}$$
Сравним DDR4-3200 с таймингом CL16 и DDR5-6000 с таймингом CL30:
Для DDR4: $\frac{16 \times 2000}{3200} = \mathbf{10.0\text{ нс}}$.
Для DDR5: $\frac{30 \times 2000}{6000} = \mathbf{10.0\text{ нс}}$!
Отклик абсолютно одинаков, но DDR5 передает почти вдвое больше данных в секунду. Запомните: тайминг в тактах нельзя сравнивать в отрыве от частоты!»
Этап 4. Самостоятельная практическая работа студентов (40 мин / 30 мин)
80 мин: 00:20–01:00 | 60 мин: 00:17–00:47
Преподаватель: «Откройте интерактивный рабочий лист zanyatie.html на ваших компьютерах. Заполните поля ФИО и группы, затем выберите свой номер варианта согласно журналу (номера распределены по 4 вариантам).
Вам предстоит выполнить 4 взаимосвязанных задания:
1. Заполнить сравнительную матрицу архитектурных особенностей DDR4 и DDR5.
2. Рассчитать ПСП и истинную задержку для четырех типовых конфигураций памяти.
3. Пройти чек-лист проверки совместимости подсистемы памяти.
4. Сформировать обоснованную спецификацию ОЗУ и NVMe SSD под ваш индивидуальный вариант платформы (Офис/Мини-ПК, Киберспортивный гейминг, 3D/видео рабочая станция или Сервер/NAS).
Напоминаю: форма автоматически сохраняет все ваши ответы в браузере. Вы можете использовать кнопку печати для экспорта итогового отчета в PDF. В сокращенном 60-минутном регламенте дополнительный кейс расширения объема переносится на самопроверку, а основной протокол сдается строго сейчас. Время пошло, приступайте!»
Деятельность преподавателя во время практики: индивидуальное консультирование, контроль недопустимости установки 4 двухранговых модулей на платформы с разгоном, проверка правильности выбора слотов A2/B2, контроль учета радиаторов для SSD PCIe 4.0/5.0.
Этап 5. Контроль, проверка и разбор ошибок (15 мин / 10 мин)
80 мин: 01:00–01:15 | 60 мин: 00:47–00:57
Преподаватель: «Внимание, время самостоятельной работы подошло к концу. Сохраните протоколы. Разберем ключевые ошибки, замеченные при обходе аудитории:
1. В варианте 2 (AM5 / Ryzen 7 7800X3D): Двое студентов выбрали комплект из 4 модулей DDR5-7200. Повторяю: контроллер памяти Ryzen в режиме 1:1 гарантированно держит частоту 6000 МГц на двух планках в слотах A2/B2. Четыре планки обрушат частоту до 4400 МГц и сломают синхронизацию шины Infinity Fabric, уронив игровой FPS!
2. В варианте 3 (Рендеринг / i9-14900K): Для объема 96–128 ГБ правильное инженерное решение — использовать 2 модуля небинарной памяти Non-Binary по 48 ГБ (всего 96 ГБ) на частоте 6000–6400 МГц, либо при необходимости 128 ГБ (4×32 ГБ) заранее закладывать снижение частоты до 4800–5200 МГц в расчетах.
3. В варианте 4 (Сервер/NAS): Недопустимо выбирать обычный SSD без аппаратной защиты от потери питания (PLP). Если внезапно отключится электричество, кэш записи в DRAM не успеет сброситься в флеш-память, и база данных повредится!»
Этап 6. Подведение итогов занятия и домашнее задание (5 мин / 3 мин)
80 мин: 01:15–01:20 | 60 мин: 00:57–01:00
Преподаватель: «Подведем итоги занятия. Сегодня вы научились не просто называть типы памяти, а рассчитывать физические характеристики шин и проектировать надежные вычислительные комплексы.
Каждый из вас получает баллы по 4-балльной матрице за очный протокол в zanyatie.html. Экспортируйте сформированный отчет в PDF и отправьте в учебную систему для выставления оценки.
По поводу домашнего задания: файл domashnee_zadanie.html является резервным. Выполняйте его только в том случае, если вы пропустили сегодняшнее занятие по уважительной причине или получили оценку ниже "3" баллов для закрытия задолженности. Срок сдачи для таких студентов будет сообщен индивидуально.
Спасибо всем за продуктивную работу! Урок окончен».