Методическое руководство для преподавателя

Дисциплина: ОП.02 Архитектура аппаратных средств (СИЭУиП).
Тема занятия 13: «Энергонезависимая память. Иерархия памяти» (§2.2, с. 8 рабочей программы).
Регламенты: 80 минут (основной) / 60 минут (сокращенный). Оцениваемый продукт выполняется очно в обоих регламентах.

1. Дидактические цели и планируемые результаты

Дидактическая цель: Сформировать у обучающихся целостное понимание многоуровневой архитектуры запоминающих устройств ЭВМ, физических компромиссов «скорость – стоимость – энергозависимость», математических закономерностей расчета эффективного времени доступа и принципов функционирования современной энергонезависимой памяти (NAND Flash, 3D TLC/QLC, Wear Leveling, NVMe).

Планируемый результат: Объясняет компромисс скорость–ёмкость–сохранность.

2. Методические акценты и организация занятия

При проведении занятия критически важно избегать сухого перечисления характеристик. Рекомендуется выстраивать занятие вокруг сквозного инженерного парадокса: «Почему при частотах процессора свыше 5 ГГц мы до сих пор не можем сделать компьютер мгновенным, и почему память не делают целиком из сверхбыстрых регистров?»

Рекомендация по наглядной аналогии: Обязательно используйте шкалу времени человека (слайд 3 презентации): если 1 такт процессора представить как 1 секунду размышления, то обращение к кэшу L1 займет 5 секунд, к оперативной памяти — 4 минуты (прогулка до другого здания), к быстрому NVMe SSD — 14 часов (путешествие на поезде), а к жесткому диску HDD — 7 месяцев тяжелой экспедиции! Это наглядно объясняет студентам колоссальную пропасть между полупроводниковым кристаллом и внешними накопителями.

3. Анализ типичных ошибок обучающихся и пути их преодоления

Ошибка 1 Отождествление байтовой адресуемости ОЗУ и блочной структуры NAND Flash:

Суть заблуждения: Студенты считают, что твердотельный накопитель SSD устроен точно так же, как оперативная память, и контроллер может изменить значение одного байта в файле без перезаписи всего блока.

Методика исправления: Разобрать фундаментальное физическое различие: ячейка DRAM динамически перезаряжается микроконденсатором побайтово/пословно, тогда как ячейка NAND требует высокого напряжения (~20 В) для туннелирования Фаулера-Нордгейма, которое подается только на подложку целого блока (2–8 МБ). Объяснить цикл Read-Modify-Write, необходимость TRIM и сборки мусора.

Ошибка 2 Иллюзия превосходства сквозной записи (Write-Through):

Суть заблуждения: Обучающиеся заявляют, что сквозная запись «лучше и быстрее», потому что данные «сразу сохраняются в ОЗУ и никогда не потеряются».

Методика исправления: Обратить внимание на задержки шины. При сквозной записи каждая операция Store блокирует процессор на 50–80 нс (сотни тактов). Продемонстрировать, что обратная запись (Write-Back) с флагом Dirty Bit позволяет выполнять тысячи модификаций переменной в кэше L1 со скоростью 1 такт, а в ОЗУ сбрасывать строку только один раз при её неизбежном вытеснении.

Ошибка 3 Недооценка веса кэш-промахов в формуле T_eff:

Суть заблуждения: Студенты полагают, что при коэффициенте попаданий $H = 95\%$ задержка памяти составляет «примерно те же 2 нс, ведь 95% — это отличная оценка».

Методика исправления: Провести пошаговый расчет у доски: $0.95 \times 2 + 0.05 \times 60 = 1.9 + 3.0 = 4.9$ нс. Показать, что оставшиеся 5% промахов дают более 60% всего времени ожидания памяти! Сравнить со случаем $H = 99\%$ ($2.58$ нс) и показать двукратное замедление всей подсистемы.

Ошибка 4 Смешение разъема M.2 и логических протоколов передачи данных:

Суть заблуждения: Студенты называют накопители «диск M.2», не понимая, что разъем M.2 может работать как по протоколу SATA III (до 600 МБ/с), так и по протоколу NVMe PCIe (до 7000–14000 МБ/с).

Методика исправления: Разграничить три уровня: физический форм-фактор (M.2 2280), электрическую шину (SATA vs PCIe x4) и логический протокол (AHCI с 1 очередью на 32 команды vs NVMe с 64 000 очередей по 64 000 команд).

Ошибка 5 Непонимание механизма спада скорости записи на QLC/TLC SSD:

Суть заблуждения: Пользователи удивляются, почему новый накопитель со скоростью «до 5000 МБ/с» при копировании большой папки вдруг замедляется до 80 МБ/с (медленнее старого жесткого диска).

Методика исправления: Объяснить концепцию динамического SLC-кэширования (псевдо-SLC). Показать, что высокая паспортная скорость — это скорость записи в однобитный буфер. При его заполнении контроллер начинает уплотнение (Folding) в 3/4-битные ячейки, где скорость падает до физического предела чипа.

4. Критериальная шкала оценивания (4 балла)

Критерий Баллы Показатели выполнения
1. Корректность таблиц и расчетов 0–2 балла Таблица пирамиды памяти заполнена точно (времена доступа в тактах и нс, емкость, энергозависимость, относительная стоимость); расчет эффективного времени доступа по формуле $T_{eff}$ для 4 сценариев попадания выполнен математически безупречно.
2. Объяснение физических компромиссов 0–1 балл Глубоко и аргументированно раскрыты причины невозможности создания монолитной памяти, принципы локальности данных (Temporal & Spatial Locality), асимметрия операций NAND Flash, физика SLC-кэширования и алгоритмы Wear Leveling.
3. Обоснование и верификация варианта 0–1 балл В индивидуальном протоколе точно идентифицировано критическое узкое место подсистемы памяти; спецификация подобрана обоснованно; компромисс скорости/стоимости/сохранности всесторонне аргументирован.

Перевод в академическую отметку: 4 балла — «5» (отлично); 3 балла — «4» (хорошо); 2 балла — «3» (удовлетворительно); 0–1 балл — «2» (неудовлетворительно, назначается резервное задание).