Центральная и периферийная части компьютера
Фундаментальный конспект лекции по системной архитектуре материнской платы, чипсетной логике, распределению скоростных линий PCIe и функциям контроллеров системного блока.
1. Архитектурное разделение: Центральная и периферийная части
Современный персональный компьютер построен по магистрально-модульному принципу, в основе которого лежит физическое и функциональное разделение аппаратных компонентов на центральную и периферийную части. Системная (материнская) плата выступает базовой несущей конструкцией и интеграционной платформой, объединяющей эти части в единый согласованный комплекс.
Центральная часть компьютера: совокупность вычислительных и запоминающих узлов, работающих в синхронном высокочастотном домене и обеспечивающих непосредственное выполнение машинных инструкций программы и хранение рабочего контекста задач.
Состав центральной части:
- Центральный процессор (ЦП / CPU): вычислительные ядра (АЛУ, блоки FPU/SIMD, регистровый файл, декодеры команд), трехуровневая кэш-память (L1, L2, L3) и подсистема системного агента (System Agent).
- Интегрированный контроллер памяти (IMC — Integrated Memory Controller): встроенная в кристалл ЦП логика прямого управления планками ОЗУ.
- Корневой комплекс PCIe (PCIe Root Complex): высокоскоростной интерфейсный блок процессора, формирующий прямые линии связи для видеокарты и основного твердотельного накопителя.
- Оперативная память (ОЗУ / RAM): модули DDR4/DDR5 в разъемах DIMM, обеспечивающие энергозависимое хранение активного кода и операндов.
- Сокет процессора (LGA / PGA / BGA): прецизионный разъем системной платы, содержащий от 1200 до 1700+ подпружиненных контактов для передачи цифровых сигналов и силовых питающих линий.
Периферийная часть компьютера: комплекс вспомогательных контроллеров, интерфейсных адаптеров, системных мостов и внешних накопителей/устройств, отвечающих за долговременное хранение информации, ввод-вывод данных, взаимодействие с пользователем и мониторинг аппаратного состояния системы.
Состав периферийной части системной платы:
- Чипсет / Системный концентратор (PCH — Platform Controller Hub): микросхема вторичной системной логики, мультиплексирующая потоки ввода-вывода.
- Вспомогательные слоты расширения: слоты PCIe x1, x4 и вторичные слоты x16 (электрически x4), подключенные к линиям чипсета.
- Интерфейсы долговременных накопителей: разъемы M.2 NVMe (чипсетные) и порты SATA III (6 Гбит/с) для подключения SSD и HDD.
- Контроллер мониторинга и ввода-вывода (Super I/O / EC): сбор показаний термодатчиков, тахометров вентиляторов, управление питанием и шиной eSPI/LPC.
- Сетевой контроллер (Gigabit / 2.5G Ethernet PHY/MAC): организация сетевого взаимодействия по витой паре.
- Аудиоподсистема: многоканальный аудиокодек высокого разрешения (HD Audio) с аналоговыми цепями фильтрации.
- Внешние интерфейсные порты: разъемы задней панели (USB Type-A/Type-C, DisplayPort/HDMI, RJ-45, аудиоразъемы).
2. Эволюция системной логики: от двух мостов к PCH и SoC
Архитектура системной платы за последние два десятилетия претерпела фундаментальную трансформацию. На смену классической трехкомпонентной схеме пришла современная двухкомпонентная архитектура, а в мобильном сегменте — монолитные однокристальные системы (SoC).
Историческая классическая схема (Архитектура с двумя мостами)
В 1990-х и начале 2000-х годов чипсет системной платы состоял из двух отдельных микросхем:
- Северный мост (Northbridge / MCH — Memory Controller Hub): подключался к процессору через общую параллельную системную шину FSB (Front Side Bus). Северный мост содержал контроллер оперативной памяти (SDRAM/DDR) и контроллер графической шины (AGP / ранний PCI Express). Будучи посредником между ЦП и памятью, северный мост вносил существенные задержки и сильно нагревался.
- Южный мост (Southbridge / ICH — I/O Controller Hub): соединялся с северным мостом внутренней специализированной шиной (Intel Hub Link, V-Link) и управлял всеми медленными периферийными интерфейсами: шиной PCI, контроллерами IDE/SATA, портами USB, звуковым кодеком, контроллером прерываний и BIOS/UEFI.
Современная архитектура: Процессор со встроенным контроллером + PCH
С ростом тактовых частот шина FSB стала главным узким местом системы. Инженеры перенесли критически важные узлы непосредственно на кристалл процессора:
- Интеграция IMC: контроллер оперативной памяти переместился внутрь ЦП. Задержка доступа к памяти сократилась с 120–150 нс до 50–70 нс.
- Интеграция графического контроллера PCIe: процессор получил собственный корневой комплекс PCIe (16 или 20 линий), исключив промежуточный мост при обмене с видеокартой.
- Упразднение Северного моста: функции северного моста полностью перешли в состав ЦП (так называемый системный агент — System Agent).
- Появление PCH (Platform Controller Hub): южный мост эволюционировал в единую микросхему чипсета — PCH. Чипсет связывается с процессором через высокоскоростную дифференциальную шину типа «точка-точка» DMI (Direct Media Interface) у Intel или выделенные 4 линии PCIe у AMD.
ЭВОЛЮЦИЯ СИСТЕМНОЙ ЛОГИКИ
КЛАССИЧЕСКАЯ СХЕМА (до 2008 г.):
+----------------+ FSB +-------------------+ AGP/PCIe +---------------+
| ЦП (CPU) |<=============>| СЕВЕРНЫЙ МОСТ MCH |<=================>| Видеокарта |
+----------------+ +-------------------+ +---------------+
| Шина памяти
v
[ Оперативная память DDR ]
| Hub Link
v
+-------------------+
| ЮЖНЫЙ МОСТ ICH |====> [SATA, USB, PCI, Звук, Сеть]
+-------------------+
СОВРЕМЕННАЯ СХЕМА (PCH Архитектура):
+----------------------------------------------------+
| ЦЕНТРАЛЬНЫЙ ПРОЦЕССОР (CPU) |
| +--------------+ +---------------+ +----------+ |
| | Вычислительн.| | Контроллер ОЗУ| | PCIe x16 | |====> Слот PCIe x16 (Видеокарта)
| | ядра (Cores) | | (IMC) | | PCIe x4 | |====> Слот M.2 NVMe (Прямой CPU)
| +--------------+ +---------------+ +----------+ |
+----------------------------------------------------+
| |
| 2 канала DDR4/DDR5 | Высокоскоростная шина
v | DMI 4.0 x8 (до 15.75 ГБ/с)
[ Модули DIMM ОЗУ ] v
+-----------------------------+
| ЧИПСЕТ / КОНЦЕНТРАТОР PCH |
+-----------------------------+
|
+------------------------------+------------------------------+
| | |
v v v
[ Чипсетный M.2 NVMe ] [ Слоты PCIe x1/x4 ] [ SATA III 6G, USB 3.2 ]
[ Сеть 2.5G Ethernet ] [ Аудиокодек HD Audio ] [ Контроллер Super I/O ]
3. Подсистема питания процессора: VRM (Voltage Regulator Module)
Процессор потребляет колоссальную электрическую мощность (от 65 до 300+ Вт в пиковых нагрузках при рендеринге или стресс-тестах), однако его кремниевые транзисторы не могут работать от стандартных напряжений блока питания (+12 В, +5 В, +3.3 В). Для питания процессорных ядер требуется прецизионное низкое напряжение — от 0.8 В до 1.45 В с точностью до тысячных долей вольта и токами в 150–250 Ампер.
VRM (Voltage Regulator Module) — это многофазный импульсный синхронный понижающий преобразователь постоянного тока (Buck Converter), распаянный вокруг процессорного сокета на системной плате.
Анатомия одной фазы питания VRM
Каждая фаза питания процессора состоит из следующих ключевых компонентов:
- ШИМ-контроллер (PWM Controller): специализированный микрочип, являющийся «мозгом» VRM. Он отслеживает текущее напряжение ядра процессора через обратную связь (линии SVID) и генерирует высокочастотные импульсы широтной модуляции со сдвигом фаз для управления силовыми ключами.
- Драйверы затворов (Gate Drivers): усилители управляющих сигналов ШИМ-контроллера, обеспечивающие мгновенное открытие и закрытие силовых транзисторов.
- Силовые МОП-транзисторы (MOSFET): ключевые элементы. В синхронном преобразователе используются два транзистора:
- Верхнее плечо (High-Side FET): кратковременно подключает дроссель к шине +12 В блока питания.
- Нижнее плечо (Low-Side FET): сбрасывает накопленный ток на землю, поддерживая непрерывность тока при закрытом верхнем ключе.
- DrMOS / SPS (Smart Power Stage): современные монолитные сборки, объединяющие в одном корпусе драйвер и оба транзистора верхнего и нижнего плеча с датчиком тока и температуры.
- Дроссель (Индуктивность / Choke): ферритовый герметичный дроссель, сглаживающий пульсации тока за счет явления самоиндукции и накапливающий электромагнитную энергию во время импульса.
- Конденсаторы (Capacitors): твердотельные полимерные и керамические конденсаторы (включая SMD-конденсаторы на обратной стороне сокета), сглаживающие выходное напряжение $V_{core}$ и устраняющие импульсные просадки при резких скачках нагрузки.
Принцип многофазности ($N+M$ фаз)
Одна фаза не способна выдать 200 А тока без перегрева и колоссальных пульсаций. В современных материнских платах используют многофазные VRM: от 6+2 до 20+2 фаз. ШИМ-контроллер включает фазы поочередно со смещением по времени ($360^\circ / N$). В результате:
- Суммарный выходной ток складывается из токов всех фаз, что снижает тепловую нагрузку на каждый отдельный транзистор.
- Частота пульсаций выходного напряжения умножается на число фаз, а их амплитуда уменьшается во много раз, обеспечивая процессору идеальное чистое питание.
4. Распределение линий шины PCI Express: Процессор vs Чипсет
Интерфейс PCI Express (PCIe) представляет собой высокоскоростную последовательную полнодуплексную шину типа «точка-точка». Каждая линия (Lane) состоит из двух дифференциальных пар проводников: одной пары на передачу (TX) и одной пары на прием (RX). Системная плата разделяет общий пул линий PCIe на две принципиально разные зоны влияния: линии процессора и линии чипсета.
| Критерий сравнения |
Процессорные линии PCIe (Direct CPU Lanes) |
Чипсетные линии PCIe (PCH/Downstream Lanes) |
| Источник линий |
Встроенный PCIe Root Complex центрального процессора |
Вторичный контроллер PCIe в микросхеме PCH / чипсета |
| Типовое количество |
20–24 линии (например, 16 линий для GPU + 4 линии для M.2 NVMe) |
16–28 линий (в зависимости от уровня чипсета: H610, B760, Z790) |
| Подключаемые узлы |
Слот PCIe x16 (дискретная видеокарта), первый слот M.2_1 NVMe |
Слоты PCIe x1/x4, второй и третий разъемы M.2 NVMe, контроллеры SATA, 2.5G LAN, Wi-Fi, аудио, USB |
| Маршрут трассировки |
Прямые дорожки на плате: Сокет ЦП ➔ Разъем слота |
Сокет ЦП ➔ Шина DMI/PCIe ➔ Чипсет PCH ➔ Вторичный слот |
| Задержки (Latency) |
Минимальные (~10–15 нс на интерфейсном уровне) |
Увеличенные на 15–25% из-за пакетирования и прохождения через PCH |
| Пропускная способность |
Монопольная, гарантированная для каждого устройства |
Разделяемая: все устройства делят полосу пропускания шины DMI |
Анализ подключения накопителей: Direct CPU vs PCH/DMI
Понимание различия между прямым подключением накопителя к процессору и подключением через чипсет — ключевая компетенция системного инженера:
- Слот M.2_1 (CPU Direct): расположен ближе всего к процессорному сокету. Накопитель NVMe связывается с ядрами ЦП напрямую по выделенным 4 линиям PCIe 4.0/5.0. Нет конкуренции за шину, минимальное время отклика на команды чтения/записи (IOPS). Сюда обязательно устанавливается накопитель с операционной системой и критичными базами данных.
- Слот M.2_2/M.2_3 (Chipset/PCH): физически расположен в нижней части системной платы. Данные от накопителя сначала идут по линиям PCIe в чипсет, где упаковываются в кадры шины DMI 4.0 x8 (или x4). Если одновременно идет интенсивный сетевой обмен на адаптере 2.5G Ethernet и копирование файлов на внешний USB 3.2 накопитель, пропускная способность шины DMI может стать бутылочным горлышком (DMI Bottleneck).
5. Слоты и подсистема оперативной памяти DDR4/DDR5
Разъемы оперативной памяти (DIMM) расположены в непосредственной близости от процессорного сокета с правой стороны системной платы. Это обусловлено физикой высокочастотных сигналов: дорожки шины памяти должны иметь минимальную длину (обычно не более 50–100 мм) для предотвращения затухания сигналов на частотах свыше 3200–7200 МТ/с.
Организация каналов памяти
Материнские платы потребительского класса поддерживают двухканальный режим (Dual Channel):
- Шина каждого канала памяти DDR4 имеет разрядность 64 бита (плюс 8 бит для памяти ECC с коррекцией ошибок). При объединении двух независимых каналов суммарная шина данных достигает 128 бит, что удваивает теоретическую пропускную способность:
$$\text{Bandwidth} = \text{Частота передачи (МТ/с)} \times 8 \text{ байт} \times \text{Количество каналов}$$
- В стандарте DDR5 каждый физический модуль DIMM разделен на два независимых 32-битных субканала (+8 бит ECC на каждый), что позволяет выполнять параллельные транзакции меньшими пакетами (Burst Length 16) и снижает очереди ожидания.
Топология трассировки сигнальных дорожек на плате
На платах с четырьмя слотами DIMM производители используют одну из двух схем разводки дорожек от процессора к слотам:
- Daisy-Chain (Последовательная шлейфовая цепочка): сигнальная дорожка идет от сокета ЦП к первому слоту (A1), а от него транзитом ко второму слоту (A2). В такой схеме максимальная чистота сигнала и минимальное отражение волн достигаются на дальних слотах A2 и B2. Поэтому установка всего двух модулей памяти строго регламентируется именно во 2-й и 4-й слоты от сокета. Попытка установить память в слоты A1/B1 приводит к отражению высокочастотного сигнала от свободных ответвлений дорожек (stub reflection) и нестабильности.
- T-Topology (Т-образная симметричная): сигнальная дорожка от сокета делится точно посередине симметричным разветвителем на две равные части к слотам A1 и A2. Такая топология оптимизирована для одновременной работы четырех модулей памяти, но уступает Daisy-Chain при разгоне двух модулей.
6. Периферийные контроллеры системной платы
Помимо процессора, чипсета и памяти, на текстолите материнской платы распаян ряд специализированных микросхем-контроллеров, обеспечивающих работу периферийной части:
1. Мультиконтроллер Super I/O / Embedded Controller (EC)
Микросхема прямоугольной формы (чипы ITE IT86xx, Nuvoton NCT67xx, Winbond), подключенная к чипсету через шину LPC (Low Pin Count) или современную eSPI (Enhanced Serial Peripheral Interface). Выполняет сервисные функции:
- Hardware Monitoring: опрос аналоговых датчиков напряжений линий питания (+12V, +5V, +3.3V, Vcore, Vdimm) и термодиодов в различных зонах системной платы (термопары около VRM, сокета, слотов PCIe).
- Управление охлаждением: считывание тахометрических импульсов (RPM) с корпусных вентиляторов и формирование сигналов широтно-импульсной модуляции (PWM) для динамического изменения скорости вращения кулеров в зависимости от температурной кривой.
- Legacy-интерфейсы: обслуживание архаичных портов PS/2 для клавиатуры/мыши, последовательного COM-порта (RS-232) и интерфейса управления кнопками Power/Reset передней панели.
2. Сетевой сетевой адаптер (Ethernet Controller)
Обеспечивает физический и канальный уровень сетевого стека по стандарту IEEE 802.3:
- В современных платах применяется связка встроенного в PCH MAC-контроллера с дискретным чипом физического уровня (PHY-трансивер) либо полностью дискретный PCIe-контроллер (например, Realtek RTL8125BG на 2.5 Гбит/с или Intel Ethernet Controller I225-V/I226-V).
- Рядом с разъемом RJ-45 всегда распаян защитный трансформаторный фильтр развязки (LAN Magnetics / Isolation Transformer), защищающий материнскую плату от статических разрядов и наведенных токов грозовых разрядов в витой паре.
3. Аудиоподсистема (High Definition Audio)
Аналого-цифровой тракт персонального компьютера крайне чувствителен к высокочастотным электромагнитным помехам от шин памяти и силовых цепей VRM:
- Аудиокодек (Audio Codec): микросхема (например, Realtek ALC897, ALC1220, ALC4080), содержащая ЦАП (DAC) для преобразования цифрового потока в аналоговый аудиосигнал и АЦП (ADC) для оцифровки сигналов с микрофона.
- Изолирующий трассировочный зазор (PCB Isolation Line): аналоговая зона системной платы физически отделена от цифровой части платы сквозным разрывом медных полигонов текстолита (часто подсвечивается светодиодами), что предотвращает передачу шумов по цепям заземления.
- Специализированные аудиоконденсаторы: японские биполярные электролитические конденсаторы (Nichicon Fine Gold, Chemicon), сглаживающие напряжение в цепи звукового тракта и формирующие чистый звук.
4. USB-хост контроллеры и редрайверы
Современный чипсет содержит встроенный контроллер xHCI, поддерживающий порты USB 2.0 (480 Мбит/с), USB 3.2 Gen 1 (5 Гбит/с) и USB 3.2 Gen 2 (10 Гбит/с). На скоростях 10–20 Гбит/с затухание сигнала в медных дорожках системной платы становится критичным. Поэтому рядом с разъемами задней панели и колодками Type-C устанавливаются микросхемы редрайверов / ретаймеров (Redriver / Retimer), восстанавливающие форму импульсов и амплитуду высокочастотного сигнала.
7. Вопросы для самопроверки
Вопрос 1: В чем заключается принципиальная разница между центральной и периферийной частями компьютера на системной плате?
Центральная часть (вычислительные ядра ЦП, встроенный контроллер памяти IMC, кэш-память L1–L3 и модули ОЗУ) работает непосредственно с машинным кодом и операндами в едином высокоскоростном адресном пространстве без промежуточных протоколов трансляции. Периферийная часть (чипсет PCH, контроллеры SATA, USB, звука, сети, накопители NVMe через PCH) выполняет вспомогательные функции ввода-вывода, долговременного хранения и сопряжения с внешними устройствами через промежуточные контроллеры шин и программные драйверы.
Вопрос 2: Почему контроллер оперативной памяти (IMC) был перенесен из северного моста чипсета непосредственно на кристалл процессора?
Внешняя системная шина FSB между процессором и северным мостом обладала высокой латентностью и ограниченной пропускной способностью. Перенос контроллера памяти на кремниевый кристалл ЦП позволил связать IMC с ядрами напрямую через сверхширокую внутреннюю кольцевую шину (Ring Bus) или ячеистую сеть (Mesh), снизив время доступа к оперативной памяти более чем в два раза (с 120–150 нс до 50–70 нс).
Вопрос 3: Зачем в подсистеме питания VRM процессора используется многофазная топология вместо одного мощного силового транзистора?
Один транзистор физически не способен выдерживать пиковые токи в 150–300 А без мгновенного теплового пробоя и создавал бы гигантские пульсации напряжения. Многофазный VRM включает фазы последовательно со сдвигом во времени ($360^\circ / N$), разделяя тепловую нагрузку на множество силовых ключей, снижая нагрев каждого элемента и кратно увеличивая частоту результирующих пульсаций, что обеспечивает стабильное и сверхточное напряжение $V_{core}$.
Вопрос 4: Каковы преимущества и недостатки подключения твердотельного накопителя NVMe напрямую к линиям PCIe процессора по сравнению с подключением через чипсет (PCH)?
Преимущества прямого процессорного слота M.2: монопольная пропускная способность 4 линий PCIe (до 7.88 ГБ/с в PCIe 4.0), минимальные задержки (на 15–25% ниже чипсетных) и независимость от загрузки других периферийных шин. Подключение через PCH приводит к тому, что трафик накопителя конкурирует за пропускную способность общей соединительной шины DMI с USB-портами, сетевой картой и дисками SATA, что может вызывать задержки при одновременной высокой нагрузке на подсистемы ввода-вывода.
Вопрос 5: Почему на материнских платах с топологией Daisy-Chain при наличии двух планок оперативной памяти их необходимо устанавливать в слоты A2 и B2, а не в A1 и B1?
В топологии Daisy-Chain сигнальные дорожки идут последовательно: ЦП ➔ слот A1 ➔ слот A2. Если установить модуль памяти в слот A1, то отрезок дорожки до пустого слота A2 превращается в разомкнутую антенну (stub). На гигагерцевых частотах памяти сигнал отражается от разомкнутого конца незанятого слота, вызывая интерференцию, искажение формы импульсов и сбои синхронизации. Установка модуля в конечный слот A2 закрывает линию волновым сопротивлением чипов памяти, исключая паразитные отражения.
Вопрос 6: Какие функции на системной плате выполняет микроконтроллер Super I/O (Embedded Controller)?
Super I/O отвечает за мониторинг физических параметров материнской платы (Hardware Monitor: считывание напряжений с контрольных точек, опрос термодиодов ЦП и VRM), управление вентиляторами (подсчет оборотов тахометра и регулировка ШИМ-заполнения для контроля температуры), обслуживание архаичных периферийных портов (PS/2, COM-порт RS-232), а также обработку сигналов включения питания и перезагрузки с фронтальной панели корпуса.